|
重點摘要 · 創意電子（GUC）工程師運用AnsysHFSS 3D Layout的先進模擬工作流程，加速開發先進積體電路 （Advanced-IC）設計。 · 工作流程幫助創意電子迅速跨CoWoS（Chip-on-Wafer-on-Substrate）、整合扇出型封裝（IntegratedFan-Out；InFO）和中界層導入裸片對裸片（die-to-die；D2D）解決方案，替尖端人工智慧、高效能運算（high-performance computing；HPC）和資料中心網路客戶製作特殊應用積體電路（ASIC）。 2021年3月25日，台北訊 – 創意電子（ Global Unichip Corporation, GUC）導入 Ansys（NASDAQ: ANSS）開發的突破性模擬工作流程，加速Advanced-IC 設計。該工作流程可促進跨CoWoS、InFO和中介層的設計創新，包括創意電子日前宣布經過矽驗證的GLink（GUC multi-die interLink）介面，這對開發尖端AI、HPC和資料中心網路應用是不可或缺的要素。 創意電子工程師為維持市場領導地位，必須以前所未見的速度製作、模擬與最佳化，並保證首次設計成功與元件效能最佳化。但模擬流程仍面臨重大障礙，特別是在CoWoS、InFO設計操作和元件網格（devicemeshing）等複雜領域。 Ansys HFSS 3D Layout的工作流程導入ECADXplorer等創新工具，幫助創意電子工程師加速模擬並解決挑戰度高的幾何設計。ECADXplorer是一種功能強大的GDS編輯平台，可簡化設計操作，帶動快速模擬。工作流程整合尖端網格技術和Ansys領導業界的3D HFSS解決方案，可將模擬設定時間從數小時縮短至數分鐘。這有助創意電子Advanced-IC設計師以高效率和最高保真度萃取元件的S參數模型。除此之外，它也能帶動GLink等改變遊戲規則的技術，GLink的耗電量較替代解決方案減少6-10倍，需要的晶片面積也少兩倍。 創意電子首席技術長Igor Elkanovich表示：「Advanced-IC封裝設計因為提升功能、降低耗電量和縮小面積等不斷成長的需求，變得高度複雜。AI、HPC和網路客戶大量採用我們的GLink，有助我們實現承諾，建立廣泛的智財組合，並深化先進封裝設計專業知識。HFSS 3DLayout幫助我們工程團隊減少Advanced-IC設計度複雜度、整合異質晶片，並改善多晶片效能，大幅加快客戶獲得新AI、HPC、和資料中心網路產品時程。」 Ansys資深副總裁Shane Emswiler表示：「Ansys透過這種提昇型工作流程，大幅簡化設計流程，增加創意電子Advanced-IC設計師的生產力。創意電子工程師運用HFSS 3D Layout，快速製作完整參數模型、進行電子封裝設計研究並探索更多類設計選項，在量產前評估各種得失，顯著減少開發時間和成本。」
| 
